半導体記憶装置

発明の背景

1. 発明の分野

5 本発明は、アンプ回路の起動タイミングを、ダミー回路を用いて生成 する半導体記憶装置に関する。

2. 従来技術の説明

10

15

20

従来の半導体記憶装置において、メモリセルからの読出しデータを増幅するアンプの起動信号をダミーのメモリセルを用いて生成し、プロセスや電圧等に起因するメモリセル読出しタイミングのばらつきに対して、アンプ起動タイミングを精度良く追従させる方法が種々考えられている。

従来の半導体記憶装置の構成例として、図15~図18に、「IEEE 半導体素子使用回路ジャーナル」、2001年11月、第36巻、第11 号、p. 1738-1744(IEEE Journal of So lid-State Circuits, Vol. 36, No. 11, Novenber 2001, pp1738-1744)及び米国特許6 212117号明細書に開示されている回路構成の概要図を示す。

図15において、500はメモリアレイを、501はメモリアレイ500に含まれるエッジカラム(光学的なダミーカラム)を、502はメモリアレイ500に含まれるダミーカラムを、504はメモリアレイ500に複数含まれる通常カラムを、それぞれ示している。ここで、通常カラムとは、エッジカラムおよびダミーカラム以外のカラムを意味している。

また、505はメモリアレイ500に接続されるダミー制御回路を、 25 507はダミーカラム502の出力信号が入力されるアンプ制御回路を、 508は通常カラム504に接続されるカラムセレクタを、509はカ ラムセレクタ508及びアンプ制御回路507に接続されるアンプ回路 を、510はメモリアレイ500に接続されるロウデコーダを、それぞ れ示している。

図16は、図15に示すメモリアレイ500の部分構成図である。図16において、511は通常のメモリセルを示しており、SRAMが良く用いられている。また、512はエッジカラム501に含まれ、通常のメモリセル511の物理パターンがアレイ端部でくずれないように配置されるエッジセルを、513はダミーカラム502に含まれるダミーセルを、それぞれ示している。

5

20

25

10 図17は、図16に示すメモリセル511の構成図であり、図18は、 図16に示すダミーセル512及び513の内部構成及び相互接続構成 を示す図である。

図18に示すように、エッジセル512及びダミーセル513を構成 するトランジスタは、図17に示すメモリセル511を構成するトラン 15 ジスタと同サイズであり、エッジセル512及びダミーセル513に含 まれるラッチ回路は一定レベルに固定されている。

図16に示すように、メモリセル511は、行方向においてはロウデコーダ510と接続されているワードラインWL0~WLxに接続されており、列方向においては共通のビットラインBL及びNBLに接続されている。

複数あるエッジセル512のうちn個のエッジセル512が、ダミー制御回路505の出力側であるダミーワードラインDWLに接続され、他のエッジセル512は、接地ラインに接続されている。n個のエッジセル512は、アンプ回路509側に近い位置から順にn個配置される構成となっている。

また、複数あるダミーセル513のうちn個のダミーセル513は、

ダミー制御回路505の出力側であるダミーワードラインDWLに接続され、他のダミーセル513は、接地ラインに接続されている。また、複数あるダミーセル513は、共通のダミービットラインDBLに接続されており、ダミービットラインDBLはアンプ制御回路507へと接続されている。n個のダミーセル513についても、n個のエッジセルと同様に、アンプ回路509側に近い位置から順にn個配置される構成となっている。

5

10

15

20

以上のように構成された従来の半導体記憶装置が動作すると、ロウデコーダ510と接続されているワードラインWL0~WLxのいずれかが選択され、選択されたワードラインに接続されているメモリセル511のデータがビットラインBL及びNBLに読み出される。

なお、ビットラインBL、NBL及びダミービットラインDBLは、 予めハイレベルにプリチャージされており、ワードラインWL0~WL xが選択される時点においてはフローティング状態となっている。また、 通常カラム504は複数存在することから、選択されたワードラインに 接続されている複数のメモリセル511のデータが、それぞれのビット ラインBL及びNBLに読み出されるが、カラムセレクタ508によっ て特定のビットラインBL及びNBLのデータが選択されることになる。

ワードラインWL0~WLxが選択されるタイミングとほぼ同一のタイミングにおいて、ダミー制御回路505の出力側であるダミーワードラインDWLが駆動され、n個のダミーセル513を構成するトランジスタがダミービットラインDBLの信号レベルをメモリセル511のn倍のスルーレートでハイレベルからロウレベルへと遷移させる。

そして、ダミービットラインDBLの信号レベルを検出することで、 25 アンプ制御回路507がアンプ起動信号SAEを生成し、アンプ回路5 09は、アンプ起動信号SAEが入力されたタイミングで、選択された 特定のビットラインBL及びNBLのデータを増幅することになる。

例えば、電源電圧が1.2Vであって、メモリセル511からの読出しデータ(BL)と(NBL)の電位差が100mVの場合においてアンプ回路509を起動したい場合、選択するダミーセル513の数 nを・6・にしておけば、所望のアンプ起動タイミング時に、ダミービットラインDBLの電位は600mV、すなわち電源電圧の半分の電位にまで遷移することになる。したがって、複雑な電位検出回路を用いることなく、簡単なCMOSゲートを用いるだけで、アンプ起動信号SAEを生成できるという利点がある。

5

20

10 しかしながら、上述したような従来の半導体記憶装置においては、メ モリセル511に接続されるビットラインBL及びNBLの配線負荷は ダミー回路に含まれているものの、ビットラインに接続されるカラムセ レクタ508の負荷はダミー回路に含まれておらず、所望のアンプ起動 タイミングに対して、ダミービットラインの信号に基づくSAE信号の 生成が遅延してしまう、という問題点が生じていた。

また、上述したような従来の半導体記憶装置においては、ダミービットラインDBLを駆動するダミーセル513が、メモリアレイ500に対してアンプ回路509に近接した位置に配置されており、アンプ回路509とは反対側端部に配置されるメモリセル511が選択された場合には、ビットラインBL及びNBLの配線抵抗による遅延が反映されないことから、所望のアンプ起動タイミングに対して、ダミービットラインの信号に基くSAE信号の生成が早まってしまう、という問題点も有していた。

さらに、上述したような従来の半導体記憶装置においては、ダミーセ 25 ル513は、メモリアレイ500への読出しアクセスに対して毎回動作 する構成となっているが、ダミーセル513自体に欠陥があった場合、 アンプ起動を所望のタイミングで行うことができない、もしくはアンプ 起動自体ができない不良品となってしまうおそれがある、という問題点 も内包している。

発明の要旨

5

本発明は、上記問題点に鑑みてなされたものであり、その目的は、メモリセルの読出しタイミングを精度良く擬似することができ、生産歩留率の向上を図った半導体記憶装置を提供することにある。

前記の目的を達成するため、本発明に係る半導体記憶装置は、複数の メモリセル及び複数のダミーセルを含むメモリアレイと、メモリアレイ に接続されたロウデコーダと、複数のメモリセルを含む通常カラムを選 択するカラムセレクタと、ロウデコーダおよびカラムセレクタにより選 択されたメモリセルのデータを増幅するアンプ回路と、複数のダミーワードラインを介して、前記複数のダミーセルうち各々のダミーワードラ インに対して少なくとも1つのダミーセルを、選択的に活性化するダミー制御回路と、ダミー制御回路により活性化されたダミーセルからの信 号を選択するダミーカラムセレクタと、ダミーカラムセレクタにより選 択された信号に基づいて、アンプ回路に対するアンプ起動信号を生成するアンプ制御回路とを備えた構成を有している。

20 この構成により、ビットラインに接続されるカラムセレクタの負荷を ダミー回路に含めることができるので、所望のアンプ起動タイミングに 応じて、ダミービットラインの信号に基づくSAE信号を生成すること が可能となる。

本発明に係る半導体記憶装置において、メモリアレイは、複数のダミ 25 ーセルを含む複数のダミーカラムと、複数のダミーカラムにおいて複数 のダミーセルに共通に接続された複数のダミービットラインとを備え、 複数のダミービットラインは、ダミーカラムセレクタに接続されること が好ましい。

この構成により、ダミーセル自体に欠陥がある場合であっても、正常 なダミーセルに接続されているダミービットラインを選択することによ って、生産歩留まりの向上を図ることができる。

5

また、本発明に係る半導体記憶装置において、複数のダミーワードラインは、アンプ回路が配置されている側と同一の側、あるいは反対の側からメモリアレイに接続され、複数のダミーカラムに含まれる複数のダミーセルの一部にそれぞれ接続されることが好ましい。

10 この構成により、複数のダミーワードラインが、アンプ回路が配置されている側と同一の側から接続される場合には、ダミーカラムへの配線面積を小さくすることができ、反対の側から接続される場合には、ローデコーダ上の配線負荷も考慮に入れることができる。

また、本発明に係る半導体記憶装置において、ダミーワードラインに 15 接続される複数のダミーセルは、メモリアレイに対して、アンプ回路が 配置されている側とは反対側の端部に配置されることが好ましい。

この構成により、アンプ回路から最も遠い位置に配置されているメモリセルがビットラインを駆動するタイミングについても精度良く疑似することができる。

20 また、本発明に係る半導体記憶装置において、メモリアレイは、複数のダミーセルを含むダミーカラムと複数のダミーロウとを備え、複数のダミーワードラインは複数のダミーロウに接続され、ダミーカラムは1つのダミービットラインを含むことが好ましい。

この構成により、ローデコーダ上の配線負荷も考慮に入れることがで 25 きる。

また、本発明に係る半導体記憶装置において、メモリアレイは、複数

のダミーセルを含むダミーカラムを備え、複数のダミーワードラインは、 ダミーカラム上の異なる位置に配置されたダミーセルにそれぞれ接続される。

また、本発明に係る半導体記憶装置において、ダミービットラインは、 5 ダミーカラムセレクタに接続される。

また、本発明に係る半導体記憶装置において、カラムセレクタはトランスファゲートを含み、ダミーカラムセレクタは、カラムセレクタに含まれるトランスファゲートと同じ構成を有するトランスファゲートを含む。

10 また、本発明に係る半導体記憶装置において、ダミービットラインに接続され、ダミーカラムセレクタに含まれているトランスファゲートを構成するトランジスタは短絡されたソースとドレインを有することが好ましい。

この構成により、トランジスタの電流能力の低下に起因したアンプ起 15 動信号の生成遅延の発生を未然に防止することができる。

また、本発明に係る半導体記憶装置において、ダミー制御回路は、検査結果を記憶する記憶回路を含む。

また、本発明に係る半導体記憶装置は、アンプ制御回路に接続され、 ダミーセルの電流を測定する欠陥検査端子をさらに備えることが好ましい。

20

この構成により、電流値の異常を検知することで、ダミーセルの欠陥 を確実に検知することができる。

また、本発明に係る半導体記憶装置は、アンプ制御回路に接続され、 アンプ起動信号の出力タイミングを測定する欠陥検査端子をさらに備え 25 ることが好ましい。

この構成により、テスト負荷をかけることなく、ダミー回路の欠陥を

検知することができる。

また、本発明に係る半導体記憶装置において、記憶回路は不揮発性記憶素子を含むことが好ましく、不揮発性記憶素子は、レーザで切断可能なヒューズを含む。

5

図面の簡単な説明

図1は、本発明の実施の形態1に係る半導体記憶装置の全体構成図である。

図2は、図1のメモリアレイの内部構成図である。

10 図3は、図2の通常のメモリセルの内部構成図である。

図4は、図2のエッジセルおよびダミーセルの内部構成図である。

図5は、図1のダミーカラムセレクタの内部構成図である。

図6は、図1のダミー制御回路の内部構成図である。

図7は、本発明の実施の形態2に係る半導体記憶装置の全体構成図で 15 ある。

図8は、本発明の実施の形態3に係る半導体記憶装置の全体構成図である。

図9は、図8のメモリアレイの内部構成図である。

図10は、本発明の実施の形態4に係る半導体記憶装置の全体構成図 20 である。

図11は、図10のメモリアレイの内部構成図である。

図12は、図10のダミーカラムセレクタの内部構成図である。

図13は、本発明の実施の形態5に係る半導体記憶装置の全体構成図である。

25 図14は、図13のメモリアレイの内部構成図である。

図15は、従来の半導体記憶装置の全体構成図である。

図16は、図15のメモリアレイの内部構成図である。

図17は、図16の通常のメモリセルの内部構成図である。

図18は、図16のエッジセルおよびダミーセルの内部構成図である。

好適な実施例の詳細な説明

以下、本発明の好適な実施形態について、図面を参照しながら説明する。

(実施形態1)

5

図1は本発明の実施の形態1にかかる半導体記憶装置の全体構成図である。図1において、100はメモリアレイを、101はメモリアレイ100に含まれているエッジカラムを、102及び103はメモリアレイ100に含まれているダミーカラムを、104はメモリアレイ100に含まれている複数の通常カラムを、それぞれ示している。ここで、通常カラムとは、メモリアレイ100におけるエッジカラムおよびダミーカラム以外のカラムを意味している。

そして、ダミーカラム102及び103に接続されているダミーカラムセレクタ106は、ダミー制御回路105により制御される。

また、通常カラム104に接続されているカラムセレクタ108の出力信号と、ダミーカラムセレクタ106に接続されているアンプ制御回 20 路107の出力信号であるアンプ起動信号SAEは、アンプ回路109 に入力される。

なお、110はメモリアレイ100に接続されるロウデコーダを、130は、ダミーカラムセレクタ106の出力信号であるDBL信号の電流値を測定するための欠陥検査端子を、それぞれ示している。

25 図 2 は、図 1 に示すメモリアレイ 1 0 0 の部分構成図である。図 2 に おいて、1 1 1 は通常カラム 1 0 4 に含まれるメモリセルを示しており、 本実施形態ではSRAMを想定している。図3は、図2に示すメモリセル111単体の内部構成図である。

また、112はエッジカラム101に含まれるエッジセルを、113 はダミーカラム102に含まれるダミーセルを、114はダミーカラム 103に含まれるダミーセルを、それぞれ示している。図4は、図2に 示すエッジセル112、ダミーセル113、114の内部構成及び相互 接続構成図である。

5

10

15

20

図4に示すように、エッジセル112、ダミーセル113、114を 構成するトランジスタは、メモリセル111を構成するトランジスタと 同サイズであり、エッジセル112、ダミーセル113、114に含ま れるラッチは、一定のレベルに固定されている。

図 5 は、図 1 に示すダミーカラムセレクタ 1 0 6 の内部構成図である。 図 5 において、ビットラインプリチャージ回路 1 2 0 は、プリチャージ 信号 P C G を受けて、ダミービットライン D B L 1、 D B L 2 をプリチャージする。また、 1 2 1 はトランスファゲートを示している。

図6は、図1に示すダミー制御回路105の部分的な内部構成図である。図6において、140は、メモリアクセス信号CLKを受けて、ダミーワードライン駆動信号DBLを出力するダミーワードラインドライバである。141は、メモリアクセス信号CLKを受けて、ダミーセル選択信号SELを生成する検査結果の記憶回路を、それぞれ示している。また、142は不揮発性記憶素子を示しており、ヒューズ素子によって構成されている。

図2に示すように、通常カラム104におけるメモリセル111は、 行方向においては、ロウデコーダ110の出力側であるワードラインW 25 L0~WLxにそれぞれ接続されており、列方向においては、通常カラ ム104の共通のビットラインBL及びNBLに接続されている。 また、複数のエッジセル112、複数のダミーセル113、複数のダミーセル114のうち、それぞれ、n個のエッジセル112、116で示される範囲内のn個のダミーセル113、116で示される範囲内のn個のダミーセル113、116で示される範囲内のn個のダミーセル114が、メモリアレイ100上においてアンプ回路109が配置されている側とはカラム方向に最も遠い位置に配置されていおり、ダミー制御回路105に接続されているダミーワードラインDWL1またはDWL2に接続されている。それ以外のエッジセル112、ダミーセル113、114は、接地ラインに接続されている。

5

15

なお、メモリアレイ100内のダミーワードラインDWL1及びDW 10 L2の配線は、通常カラム104におけるビットライン配線に相当する 配線を使用するものとする。

また、複数のダミーセル113及び114は、共通のダミービットラインDBL1及びDBL2にそれぞれ接続されており、ダミービットラインDBL1及びDBL2はダミーカラムセレクタ106に接続されている。

外部よりメモリアレイへのアクセスが行われると、ロウデコーダ11 0に接続されているワードラインWL0~WLxのいずれかが選択され、メモリセル111のデータがビットラインBL及びNBLに読み出される。通常カラム104のビットラインBL及びNBL、及びダミーカラ 20 ム102及び103のダミービットラインDBL1及びDBL2は、予めビットラインプリチャージ回路120によってハイレベルにプリチャージされており、ワードラインWL0~WLxが選択される時点において、フローティング状態となっている。通常カラム104が複数あることから、複数のデータがそれぞれのビットラインBL及びNBLに読み 出されるが、カラムセレクタ108によって特定のビットラインBL及びNBLのデータが選択されることになる。

ワードラインWL0~WLxが選択されるタイミングとほぼ同一のタイミングにおいて、ダミー制御回路105に接続されているダミーワードラインDWL1又はDWL2が駆動され、ダミーワードラインDWL1が駆動された場合にはn個のダミーセル113を構成するトランジスタが、また、ダミーワードラインDWL2が駆動された場合にはn個のダミーセル114を構成するトランジスタが、それぞれ、ダミービットラインDBL1又はダミービットラインDBL2の電位をメモリセル111のn倍のスルーレートでハイレベルからローレベルへと遷移させる。そして、ダミーカラムセレクタ106は、ダミー制御回路105の出力信号であるダミーセル選択信号SELに基づいて、ダミービットラインDBL1あるいはDBL2のうち、ローレベルに遷移するダミービットラインを選択し、アンプ制御回路107へDBL信号として転送する。アンプ制御回路107は、DBL信号が予め定めたレベルに達するとア

5

10

15 A E に基づいて、カラムセレクタ108により選択された特定のビット ラインB L 及びN B L のデータを増幅することになる。

以上の動作において、冗長化されているダミーワードラインDWL1 とDWL2、ダミービットラインDBL1とDBL2の選択は、ダミー 制御回路130により、以下のような手順で行われる。

ンプ起動信号SAEを発生し、アンプ回路109は、アンプ起動信号S

- 20 まず、欠陥検査端子130によってダミーセル113の電流を測定し、 測定した電流値が予め設定された値に対して許容範囲内であれば、図6 に示す記憶回路141に含まれるヒューズ素子142を切断せず、ダミ ーセル113に接続されているダミーワードラインDWL1及びダミー ビットラインDBL1が選択される状態とする。
- 25 また、欠陥検査端子130によって測定されたダミーセル113の電 流値が許容範囲外であれば、ヒューズ素子142をレーザ等で切断し、

ダミーセル114に接続されているダミーワードラインDWL2及びダミービットラインDBL2が選択される状態とする。

このように、欠陥検査端子130によってダミーセル113または114の電流値を測定し、当該電流値が予め設定された値に対して許容範囲内であることを確認することによって、いずれのダミーワードライン及びダミービットラインを選択するのかを決定することになる。したがって、電流値の異常を検出した場合、すなわちダミーセルに欠陥が生じた場合であっても、他のダミーワードライン及びダミービットラインに容易に切り替えることが可能となる。

以上のように、本実施形態によれば、従来の構成ではダミー回路に配置されていなかったカラムセレクタをダミーカラムセレクタとしてダミービットラインに接続するように配置し、ダミービットラインを駆動するダミーセルが、メモリアレイ上においてアンプ回路が配置される側からカラム方向に最も遠い位置に配置される。これによって、同じくアンプ回路から最も遠い位置に配置されるメモリセルがビットラインを駆動するタイミングを精度良く擬似することができ、アンプ起動信号を遅延なく生成することが可能となる。

また、複数のダミーカラムを配置することにより、ダミーセルに欠陥がある場合には容易に欠陥の生じたダミーセルを含むダミーカラムを正常なダミーカラムへと切り替えることができる。これにより、半導体記憶装置の生産歩留りの向上を図ることも可能となる。

(実施形態2)

5

20

25

図7は、本発明の実施形態2に係る半導体記憶装置の全体構成図である。図7において、131はアンプ起動信号SAEのタイミングを測定するための欠陥検査端子を示している。他の構成は、実施形態1と同様であるので、図1と同一の符号を付すことで詳細な説明を省略する。

本実施形態においては、テスト時において、欠陥検査端子131によってアンプ起動信号SAEの生成タイミングを測定する点に特徴を有する。すなわち、ダミーセル113が駆動するダミービットラインDBL1の信号に基づく、欠陥検査端子131より測定されたアンプ起動信号SAEの生成タイミングが、予め設定されたタイミングに対して許容範囲内である場合には、図6に示す記憶回路141に含まれるヒューズ素子142を切断せず、ダミーワードラインDWL1及びダミービットラインDBL1が選択される。

一方、ダミーセル113が駆動するダミービットラインDBL1の信 10 号に基づく、欠陥検査端子131より測定したアンプ起動信号SAEの 生成タイミングが、予め設定されたタイミングに対して許容範囲外であ る場合には、ヒューズ素子142をレーザ等で切断し、ダミーワードラ インDWL2及びダミービットラインDBL2が選択される。

このようにすることで、欠陥検査端子131によりアンプ起動信号S 15 AEの生成タイミングを測定し、予め設定されたタイミングに対して許容範囲内であることを確認することによって、ダミーワードライン及びダミービットラインを切り替えることができる。

以上のように、本実施形態によれば、ダミービットラインにテストの ための負荷を付加することなく、ダミーセルを含むダミー回路の欠陥を 検査することができることから、より精度良くメモリセルがビットライ ンを駆動するタイミングを擬似することが可能となる。

(実施形態3)

5

20

25

図8は、本発明の実施の形態3に係る半導体記憶装置の全体構成図である。図8において、200はメモリアレイを、201はメモリアレイ200に含まれるエッジカラムを、202及び203はメモリアレイ200に含まれるダミーカラムを、それぞれ示している。また、210は

ロウデコーダである。

5

本実施形態は、ダミー制御回路105の出力側であるダミーワードラインDWL1及びDWL2がロウデコーダ210内を経由して配線され、メモリアレイ200に対してアンプ回路109が配置されている側とは反対の側からエッジカラム201、ダミーカラム202、203に接続されている点に特徴を有している。

他の構成は、実施形態2と同様であるので、図7と同一の符号を付すことで詳細な説明を省略する。

図9は、図8に示すメモリアレイ200の内部構成図である。図9に 10 示すように、ダミーワードラインDWL1及びDWL2は、アンプ10 9が配置されている側とは反対の側からエッジカラム201、ダミーカ ラム202、203に接続されている。他の構成は、図2に示す実施形 態1におけるメモリアレイ100の構成と同様である。

このような構成により、従来は考慮に入れることができなかった、ダ 15 ミーワードラインによる配線負荷を考慮に入れることができる。

すなわち、本実施形態によれば、通常のワードラインを駆動する配線が行われるロウデコーダ上における配線と同一の条件で、ダミーワードラインの配線を行うので、ロウデコーダ上の配線負荷を精度よく擬似することができ、より精度の良いダミー回路を構成することが可能となる。

20 (実施形態4)

25

図10は、本発明の実施形態4に係る半導体記憶装置の全体構成図である。図10において、300はメモリアレイを、301はメモリアレイ300に含まれるエッジカラムを、302はメモリアレイ300に含まれるダミーカラムを、303及び304はメモリアレイ300に含まれるダミーロウを、それぞれ示している。また、305はダミー制御回路を、306はダミーカラムセレクタを、310はロウデコーダを、そ

れぞれ示している。ダミー制御回路 3 0 5 に接続されているダミーワードラインDWL 1及びDWL 2 は、ロウデコーダ 3 1 0 へと接続されている。さらに、ダミーカラム 3 0 2 の出力側であるダミービットラインDBLは、ダミーカラムセレクタ 3 0 6 に接続されている。

5 他の構成は、実施形態 2 と同様であるので、図 7 と同一の符号を付す ことで詳細な説明を省略する。

10

図11は、図10に示すメモリアレイ300の内部構成図である。図 11において、315はダミーロウ303及び304上に位置するワー ドラインSWL1及びSWL2をそれぞれ駆動するドライバを示してい る。

また116は、ダミーカラム302に配置された複数のダミーセル1 14のうち、ダミーワードラインDWL1及びDWL2によってそれぞ れ選択されるダミーセル、すなわちダミービットラインDBLを駆動す る複数のダミーセルを示している。

図12は、図10に示すダミーカラムセレクタ306の内部構成図である。図12において、321はトランスファゲートを示し、ダミーカラム302の出力側であるダミービットラインDBLに接続されている。なお、トランスファゲート321を構成するトランジスタのソースとドレインは短絡されている。これによって、低電圧時に、ダミービットラインDBLが電源電圧の中間レベル付近まで遷移した際に、トランスファゲート321のトランジスタ電流能力が低下することによって、アンプ制御回路107への出力信号が著しく遅延することを防止することができる。

また、322は複数のトランスファゲートを示しており、トランスフ 25 ァゲート321と322の合計数は、カラムセレクタ108において複 数のビットラインBL及びNBLから一組のBL及びNBLを選択する トランスファゲートの数と同じである。これにより、さらに精度の良い ダミー回路を構成することが可能となる。

以上のように、本実施形態によれば、ダミービットラインDBLを駆動する複数のダミーセル114を、同一のダミーカラム302上に配置することで、ダミーカラム自体の数を減らすことができ、メモリアレイの面積を減らすことが可能となる。

(実施形態5)

5

10

図13は、本発明の実施の形態5に係る半導体記憶装置の全体構成図である。図13において、400はメモリアレイを、401はメモリアレイ400に含まれるエッジカラムを、402はメモリアレイ400に含まれるダミーカラムを、410はロウデコーダを、それぞれ示している。

他の構成は、実施形態4と同様であるので、図10と同一の符号を付すことで詳細な説明を省略する。

本実施形態は、ダミー制御回路305の出力側であるダミーワードラインDWL1が、メモリアレイ400に対して、アンプ回路109が配置されている側と反対の側からダミーカラム401に入力され、ダミーワードラインDWL2が、アンプ回路109が配置されている側と同じ側からエッジカラム401およびダミーカラム402に入力される点に20 特徴を有している。

図14は、図13に示すメモリアレイ400の内部構成図である。図14において、ダミーワードラインDWL1及びDWL2が、それぞれエッジカラム401およびダミーカラム402に対して互いに反対側から異なるエッジセル112およびダミーセル114に接続されている。

25 以上のように、本実施形態によれば、ダミーロウを必要とせず、ダミービットラインDBLを駆動する複数のダミーセルを、同一のダミーカ

ラム上に配置することで、ダミーカラムの数を減らすことができるので、 メモリアレイ自体の面積を削減することが可能となる。

以上説明したように、本発明によれば、カラムセレクタをダミービットラインに接続するように配置し、ダミービットラインを駆動するダミーセルが、メモリアレイ上においてアンプ回路が配置される側からカラム方向に最も遠い位置に配置されることによって、同じくアンプ回路から最も遠い位置に配置されるメモリセルが、ビットラインを駆動するタイミングを精度良く擬似することができ、アンプ起動信号の生成を遅延することなく行うことが可能となる。

5

10 また、複数のダミーカラムを配置することにより、ダミーセルに欠陥がある場合には、容易に欠陥の生じたダミーセルを含むダミーカラムを正常なダミーカラムへと切り替えることができるので、半導体記憶装置の生産歩留りの向上を図ることも可能となる。

クレーム:

1. 複数のメモリセル及び複数のダミーセルを含むメモリアレイと、 前記メモリアレイに接続されたロウデコーダと、

複数のダミーワードラインを介して、前記複数のダミーセルうち各々のダミーワードラインに対して少なくとも1つのダミーセルを、選択的に活性化するダミー制御回路と、

10 前記ダミー制御回路により活性化された前記ダミーセルからの信号を 選択するダミーカラムセレクタと、

前記ダミーカラムセレクタにより選択された信号に基づいて、前記アンプ回路に対するアンプ起動信号を生成するアンプ制御回路とを備えた半導体記憶装置。

15

20

25

- 2. 前記メモリアレイは、前記複数のダミーセルを含む複数のダミーカラムと、前記複数のダミーカラムにおいて前記複数のダミーセルに共通に接続された複数のダミービットラインとを備え、前記複数のダミービットラインは、前記ダミーカラムセレクタに接続されている請求項1記載の半導体記憶装置。
- 3. 前記複数のダミーワードラインは、前記アンプ回路が配置されている側と同一の側から前記メモリアレイに接続され、前記複数のダミーカラムに含まれる前記複数のダミーセルの一部にそれぞれ接続される請求項2記載の半導体記憶装置。

4. 前記複数のダミーワードラインは、前記アンプ回路が配置されている側とは反対の側から前記メモリアレイに接続され、前記複数のダミーカラムに含まれる前記複数のダミーセルの一部にそれぞれ接続される請求項2記載の半導体記憶装置。

5

25

- 5. 前記ダミーワードラインに接続される前記複数のダミーセルは、 前記メモリアレイに対して、前記アンプ回路が配置されている側とは反 対側の端部に配置される請求項2記載の半導体記憶装置。
- 6. 前記メモリアレイは、前記複数のダミーセルを含むダミーカラムと複数のダミーロウとを備え、前記複数のダミーワードラインは前記複数のダミーロウに接続され、前記ダミーカラムは1つのダミービットラインを含む請求項1記載の半導体記憶装置。
- 7. 前記メモリアレイは、前記複数のダミーセルを含むダミーカラムを備え、前記複数のダミーワードラインは、前記ダミーカラム上の異なる位置に配置された前記ダミーセルにそれぞれ接続される請求項1記載の半導体記憶装置。
- 20 8. 前記ダミービットラインは、前記ダミーカラムセレクタに接続される請求項6記載の半導体記憶装置。
 - 9. 前記カラムセレクタはトランスファゲートを含み、前記ダミーカラムセレクタは、前記カラムセレクタに含まれるトランスファゲートと同じ構成を有するトランスファゲートを含む請求項8記載の半導体記憶装置。

10. 前記ダミービットラインに接続され、前記ダミーカラムセレクタに含まれている前記トランスファゲートを構成するトランジスタはは短絡されたソースとドレインを有する請求項9記載の半導体記憶装置。

5

- 11. 前記ダミー制御回路は、検査結果を記憶する記憶回路を含む 請求項1記載の半導体記憶装置。
- 12. 前記アンプ制御回路に接続され、前記ダミーセルの電流を測 10 定する欠陥検査端子をさらに備えた請求項11記載の半導体記憶装置。
 - 13. 前記アンプ制御回路に接続され、前記アンプ起動信号の出力タイミングを測定する欠陥検査端子をさらに備えた請求項11記載の半導体記憶装置。

15

- 14. 前記記憶回路は不揮発性記憶回路である請求項11記載の半導体記憶装置。
- 15. 前記不揮発性記憶回路は、レーザで切断可能なヒューズを含20 む請求項14記載の半導体記憶装置。

開示の要約

メモリセルの読出しタイミングを精度良く擬似することができ、生産 歩留率の向上を図った半導体記憶装置を提供する。ダミーカラムセレク タをダミービットラインに接続するように配置し、ダミービットライン を駆動する複数のダミーセルを、メモリアレイ上においてアンプ回路が 配置される側からカラム方向に最も遠い位置に配置する。これにより、 同様にアンプ回路から最も遠い位置に配置されるメモリセルがビットラ インを駆動するタイミングを精度良く擬似することができ、アンプ起動 10 信号を遅延なく生成できる。また、複数のダミーワードラインをそれぞ れ複数のダミーセルに接続することで、欠陥のあるダミーセルを正常な ダミーセルに容易に置換できる。